とりあえず現時点で Forth の情報を集めるよ。

FPGA と Forth という組み合わせでは swapforth 一択かな？私が移植した Retro が動かんでもないが、でかいんだよね。swapforth の j1 プロセッサのメモリアクセスは Latency 1 で設計されていて、つまり SRAM 前提(私の Retro も基本的に同じ)。そうすると RAM の footprint が小さいのがいいよね。

Swapforth

昔は J1 だけだったんだけど、複数のプロセッサを用意している。

github のレポジトリには esp8266 なんてのもあって興味深い

J1a

16bit CPU。スタックのデータ幅が 16bit という意味ね。メモリに対して書き込みはできるんだけど、リードができない。0x1000 〜 0x1FFF にジャンプすることで0x1000 〜 0x1FFF の read ができる。たぶん、データをスタックに積む。ジャンプ後は R スタックに書いてあるアドレスへ戻る。HDL 的な footprint は小さくなるけど、コードがでかくなるんじゃないかな？

もとのプログラムに 5KB ほど必要で 8KB の SRAM なら 3K は使えると謳っている。

こういう作りなので最初の 4K にはデータとしてアクセスできないんじゃないかな。まぁすでに書かれたディクショナリを書き換えるということはしないのでしょう。

J4

どうも、マルチタスクができるらしい。中に slot という信号線があって、これがアサートされると reboot する。たぶん、reboot して、分岐して、続きをやるのでしょう。

リンク集